1176 Multihit-Time-to-Digital-Converter |
|
Der 16-Kanal VME Modell 1176 Multihit Time-to-Digital Converter (TDC) wurde für Hochgeschwindigkeitsumgebungen entwickelt. Das Modul verfügt über einen Dynamikbereich von 16 Bit und 1 ns LSB, 750 ps RMS. Die Doppelflankenauflösung liegt unter 20 ns. Das Modul ist ideal für Zeitmessungen von Driftkammern, Zeitprojektionskammern oder anderen Detektoren, die Zeitintervallmessungen mit hoher Genauigkeit erfordern.
Das Modell 1176 kann entweder im Modus „Common Stop“ oder „Common Start“ betrieben werden. Am Ende der Erfassungsperiode wird die Zeit, die zwischen jedem Treffer und dem gemeinsamen Stopp oder Start verstrichen ist, zusammen mit der Adresse des zugeordneten Kanals zum Auslesen verfügbar gemacht. Die Auslesung erfolgt über Standard-VME, die Daten werden automatisch nullunterdrückt. Ein Triggerport mit sofortigen Ausgängen ist ebenfalls vorhanden.
Das Modell 1176 basiert auf dem MTD132A, einer anwendungsspezifischen integrierten Schaltung, die eine 8-Kanal-TDC-Schaltung mit 16-Bit-Dynamikbereich und 1 ns kleinster Zählung ist. Ankunftszeiten können für die steigenden Flanken, die fallenden oder beide Flanken erfasst werden.
Der COMMON-Eingang auf der Frontplatte akzeptiert Standard-ECL-Signale und verfügt über per Jumper verbundene 110-Ohm-Abschlusswiderstände. Durch Entfernen dieser Jumper kann das gemeinsame Signal mit mehreren 1176-Modulen verkettet werden, solange die letzten Abschlusswiderstände angeschlossen bleiben. Dieses Schema eliminiert die zusätzlichen Ausbreitungsverzögerungen, die durch eingebettete Repeater verursacht werden, und hinterlässt nur die sehr geringen Verzögerungen aufgrund der Kabel (ungefähr 50 psec/cm).
Die Pufferzeit hängt von der Anzahl der aufgezeichneten Treffer ab. Das VME-Auslesen kann beginnen, nachdem die Pufferung endet. Der 1176 unterstützt Blocktransfer für schnelleres Auslesen.
Ein integrierter Tester liefert Treffer an alle Kanäle zur funktionalen Überprüfung. Die Anzahl der Treffer und die Impulsbreite sind programmierbar. Ein Testzyklus wird durch Schreiben auf CSR0 initiiert.
Prompt-Hit-Informationen werden einem ECL-Hilfsport zur Aufnahme in Triggerentscheidungen der ersten Ebene präsentiert. Diese Aufforderungssignale sind mit den Logikeinheiten der ECLine-Serie von LeCroy kompatibel.
Durch Erfassen sowohl der Vorder- als auch der Rückflankenzeitinformationen kann der 1176 in einer "Zeit-über-Schwellen"-Technik verwendet werden, um gleichzeitig die Zeit und die gesammelte Gesamtladung (oder in einigen Fällen die Zeit und den Spitzenwert) für einen gegebenen Wert zu bestimmen Detektorelement mit nur einem Kanal der TDC-Elektronik. Diese Technik vermeidet viele der herkömmlichen Probleme, die bei anderen Verfahren auftreten, wie etwa Amplitudensättigung, bei stark reduzierten Kosten.
VME-STEUERUNG
VME-Gerätetyp: A24/D32/D16/D8 (EO) Slave.
Basisadresse: Frontplattenschalter wählbar, A16-A23.
Adressmodifikatorcodes: AM = 39, 3B, 3D, 3F.
DTACK: An gültiger Adresse und kein interner Fehler.
ALLGEMEIN
Kanäle: 16, differentielle ECL-Eingänge. Impedanz 112 Ohm. Unbenutzte Ein-/Ausgänge dürfen floaten.
Gemeinsamer Start/Stopp: 2-polige ECL-Anschlüsse auf der Vorderseite; 110 W gebrückte Abschlusswiderstände.
Puffer für mehrere Ereignisse: 32 Ereignisse (der letzte Treffer in einem Ereignis wird durch Bit 23 = 0 gekennzeichnet).
Reichweite: 16 Bit.
Vollständige Skala: 65.536 �sek.
Niedrigstwertiges Bit (LSB): 1 ns.
Doppelkantenauflösung: Der MTD132A kann zwei unterschiedliche Kanten messen, die nur 20 ns voneinander entfernt sind. Flanken gleicher Polarität dürfen nicht näher als 40 ns liegen. Dies impliziert eine Doppelimpulsauflösung von 40 ns.
Langzeitstabilität: 10 ppm/Jahr.
Integrale Nichtlinearität: 10 ppm.
Differentielle Nichtlinearität: �0.2 LSB-Maximum.
Kanal-zu-Kanal-Sockel: < �1 ns.
Gesamter RMS-Fehler: < 750 Sek. (Hinweis: Der Effektivwert einer Gaußschen Verteilung ist gleich Sigma.)
Schnelle klare Antwort: Differentieller ECL-Eingang über einen 2-poligen Frontplattenstecker (abnehmbare Abschlusswiderstände) oder über Bit 32 in CSR. Die minimale Impulsbreite beträgt 20 ns. Fast Clear kann jederzeit nach einer gemeinsamen Eingabe angewendet werden. Fast Clear stoppt und löscht das aktuelle Ereignis und bereitet das Modul für die Annahme eines neuen Ereignisses vor. Die Schnelllösch-Einstellzeit beträgt weniger als 200 ns ab der Vorderflanke des Schnelllösch-Eingangssignals.
Fast Clear Window (FCW): Beginnt am Ende des Zeitbereichs (gemeinsamer Start) oder am gemeinsamen Stopp. Programmierbar über CSR zwischen 1 Sek. und 128 Sek. Während dieses Zeitraums kann der Benutzer ein FAST CLEAR anwenden, um das gerade erfasste Ereignis zu verwerfen.
Puffer für mehrere Ereignisse: Der digitale Datenspeicher ist logisch als FIFO organisiert und groß genug, um die Ergebnisse von bis zu 32 Ereignissen zu speichern. Ein 5-Bit-Ereigniszähler ermöglicht es dem Benutzer, zu verfolgen, wie viele Ereignisse die Anzeige den Triggern nacheilt.
Interner Tester: Geradzahlige Kanäle und/oder ungeradzahlige Kanäle können getestet werden. Der Tester erzeugt Rechteckwellenimpulse (50 % Einschaltdauer). Die Impulszüge können 1, 2, 4 oder 8 Zyklen mit Halbperioden von 62.5, 125, 500 oder 1000 ns haben.
Pufferung: 1.25 �sec + 125 nsec pro Treffer.
Vorlesen: Das VME-Auslesen kann beginnen, nachdem Buffering in Progress falsch ist, und kann mit voller VME-Geschwindigkeit fortgesetzt werden.
Datei Format: 16 Bit Daten, 1 Bit Flankenpolarität, 4 Bit Kanaladresse, 1 Gültigkeit, 1 Ereignisende.
Verpackung: 6 HE x 160 mm, einfach breites VME-Modul gemäß VME-Spezifikation (ANS/IEEE -1014C).
FRONTPLATTEN-LEDs
MODUS: Zweifarbige LED zeigt COMMON START/STOP an.
ADRESSE: Die gelbe LED zeigt die VME-Adresse zum Modul an.
SCHLAG: Grüne LED zeigt an, ob irgendein Kanal einen Treffer erhalten hat.
GEMEINSAMES: Rote LED zeigt an, ob ein COMMON START/STOP empfangen wurde.
DIFFERENZIAL-ECL-SIGNALE
IN: Hit-Eingänge; 16 Kanäle.
AUSLÖSEN: Schnelle Triggerausgänge; 8 Ausgänge - paarweise ODER-verknüpfte Kanäle.
BSY: Besetzt-Ausgang; Zeigt an, dass das Frontend aufgrund von Pufferung deaktiviert ist, die Erfassung deaktiviert ist oder das Modul voll ist.
TIM: Timeout-Eingang; bestimmt das Erfassungsfenster Common Start, wenn es aktiviert ist.
TST: Testeingang; liefert je nach Programmierung Testimpulse an die ungeradzahligen oder gerade nummerierten Kanäle.
CLR: Eingabe löschen; setzt das Modul zurück - bricht die Konvertierung ab.
CM: Gemeinsamer Start/Stopp-Eingang; 2 gebrückte Anschlüsse.
Zuweisung von Adressraum
0x0000 bis 0x03FF: Ereignis 0
0x0400 bis 0x07FF: Ereignis 1
.
.
.
0x7C00 bis 0x7FFF: Ereignis 31
0x8000 bis 0x8003: CSR
Copyright� Juli 1997. LeCroy ist eine eingetragene Marke der LeCroy Corporation. Alle Rechte vorbehalten. Die Informationen in dieser Veröffentlichung ersetzen alle früheren Versionen.
