Produkte
Software-Optionen

DDR-Debug-Toolkit

Das DDR Debug Toolkit wurde entwickelt, um die DDR-Entwurfsarbeit in den frühen Einschalt-, Validierungs- und Pre-Compliance-Phasen zu beschleunigen, während sich Benutzer auf Compliance-Tests vorbereiten. Integriert in die MAUI-Scope-App können Benutzer Fall-für-Fall-Szenarien mit mehreren Analysebereichen erstellen, Dekodierung und Triggerung auf dem Befehlsbus durchführen und mit JEDEC-spezifischen Augendiagrammen, Maskentests und DDR-spezifischen Messungen in die Optimierungsphasen des Entwurfs eintauchen.

Erkunden Sie das DDR-Debug-Toolkit Pfeil nach unten
Produkttitelbild
  • Registerkarte Produktlinie
  • Registerkarte „Übersicht“.
  • Registerkarte Kompatibilität
Hauptmerkmale
  • Unterstützt DDR2/3/4/5 und LPDDR2/3/4/ 4X
  • Testgeschwindigkeiten bis zu 8533 MT/s
  • Unterstützt die frühe Aktivierung bis hin zu den Compliance-Phasen des Entwurfs
  • In MAUI integriert und von QualiPHY zur Fehleranalyse verwendet
  • Anzeige mehrerer Szenarien – Analysieren und vergleichen Sie verschiedene Setups in bis zu 4 Anzeigebereichen.
  • Beinhaltet DDR JEDEC-definierte Messungen und Jitter-Analyse
  • Beinhaltet DDR JEDEC-definiertes Augendiagramm und Maskentests
  • Nur für Branchen: Befehlsbus-Dekodierung und -Triggerung bis DDR5
  • Im DDR5-Softwarepaket enthalten

 

DDR-Trigger und -Dekodierung
DDR-Auslösebefehl

Der Befehlsbus ist ein zentraler Bestandteil für die Host- und DDR-DRAM-Kommunikation. Die Durchführung früher Validierungstests bedeutet mehr als nur eine elektrische Verifizierung, sondern auch ein Protokoll. Das Oszilloskop kann mehr als 20 Protokollbefehle aus der im JEDEC-Standard festgelegten Befehlswahrheitstabelle dekodieren und auslösen. Nutzen Sie dann den dekodierten Befehlsbus, um die Phasen der Augen- und Messanalyse mit der hochpräzisen R/W-Trennungsfähigkeit zu beschleunigen.

Anzeige mehrerer Szenarien
DDR mehrere Szenarioansichten

Beschleunigen Sie Pre-Compliance-Tests und Feinabstimmungsphasen mit 4 einzigartigen Analyse-Anzeigebereichen. Diese Anzeigebereiche können jeweils ihre eigene Kanalauswahl darstellen, schreib- oder lesespezifisch sein, DDR-Messungen, Augendiagramme, Maskentests und mehr durchführen. Damit können Ingenieure Daten-, Strobe- oder Takttestpunkte testen, Übersprechen analysieren, neue Designs vergleichen und Designprobleme beheben und die Ursache dafür finden.

JEDEC-definiertes Augendiagramm, Maskentest
DDR-Augendiagramm-Tests

Führen Sie spezielle Augendiagrammtests sowie Höhen- und Breitenöffnungsmessungen speziell für DDR-Lese- oder Schreibpakete durch. Verwenden Sie dann von JEDEC definierte Masken, um die Daten- oder CA-Schreibbursts zu testen.

DDR-spezifische Messungen
DDR-Messungen

Jeder Anzeigebereich kann statistische Ergebnisse für DDR-spezifische Lese- oder Schreibsignale liefern, die in einer bidirektionalen Erfassung erfasst werden. Führen Sie Burst-, Vref-, VOH-, VOL-, Setup-and-Hold-, Skew-, Anstiegsgeschwindigkeits- und verschiedene Jitter- und Timing-spezifische Messungen gemäß dem JEDEC-Standard durch.

DDR5-Softwarepaket

Die besten Tools decken alle Phasen des Designs ab, von der frühen Inbetriebnahme bis zur Compliance. Dies bedeutet, dass Sie für die Zukunft planen, beispielsweise DDR3- auf DDR4-Designs testen oder auf DDR5-Designs aktualisieren. Das DDR5-Bundle enthält die besten Tools (DDR Debug Toolkit + QualiPHY) aller Generationen in einem einzigen käuflichen Softwarepaket.