![]()
|
![]()
|
�@�햼 | �Ή��K�i | e |
---|---|---|
Gipfel T516 | 32 GT/s, 16 GT/s, 8 GT/s, 5 GT/s, 2.5 GT/s | x16(�ő�) |
Gipfel T54 | 32 GT/s, 16 GT/s, 8 GT/s, 5 GT/s, 2.5 GT/s | x4(�ő�) |
Gipfel M5x | 32 GT/s, 16 GT/s, 8 GT/s, 5 GT/s, 2.5 GT/s | x16(�ő�) |
Gipfel T416 | 16 GT/s, 8 GT/s, 5 GT/s, 2.5 GT/s | x16(�ő�) |
Gipfel T48 | 16 GT/s, 8 GT/s, 5 GT/s, 2.5 GT/s | x8(�ő�) |
Summit T3-16 | 8 GT/s, 5 GT/s, 2.5 GT/s | x16(�ő�) |
Summit T3-8 | 8 GT/s, 5 GT/s, 2.5 GT/s | x8(�ő�) |
Gipfel T34 | 8 GT/s, 5 GT/s, 2.5 GT/s | x4(�ő�) |
Gipfel T28 | 5 GT/s, 2.5 GT/s | x8(�ő�) |
Gipfel T24 | 5 GT/s, 2.5 GT/s | x4(�ő�) |
PCI Express�g���t�B�b�N�����邱�Ƃ��ł���p�P�b�g�W�F�l���[�^�ł ��BTLP�����DLLP�����A�z�X�g�ƃf�o�C�X�̃G�~�����[�V�������s ���܂��BPCI-SIG�����肵��PCIe�d�l���ŋK�肵�Ă���͈͂ŁA�����N���C������ уg�����U�N�V�����̎����������ōs�����Ƃ̂ł���uPCI Express�v���g�R��� ����e�X�g�c�[���v��W���@�\�Ƃ��Ďg�p�ł��܂��B
�@�햼 | �Ή��]�����x | �Ή����[���� |
---|---|---|
Gipfel Z516 | 32 GT/s, 16 GT/s, 8 GT/s, 5 GT/s, 2.5 GT/s | x16(�ő�) |
Gipfel Z58 | 32 GT/s, 16 GT/s, 8 GT/s, 5 GT/s, 2.5 GT/s | x8(�ő�) |
Gipfel Z416 | 16 GT/s, 8 GT/s, 5 GT/s, 2.5 GT/s | x16(�ő�) |
Gipfel Z3-16 | 8 GT/s, 5 GT/s, 2.5 GT/s | x16(�ő�) |
e | |
---|---|
�ڑ��L�b�g | �v���g�R���A�i���C�U�Ƒ���ΏۂƂ�ڑ����邽�̐ڑ��L�b�g�ł��B�C� ��^�[�|�[�U�A�~�b�h�o�X�v���[�u�A�}���`���[�h�P�[� u����3��ނ�����܂��B |
�v���g�R���E�e�X�g�E�J�[�h |
�v���g�R���e�X�g�J�[�h(PTC)�͓��Ƀv���g�R���Z�N�V�����Ɋւ ��āAPCI Express 2.1�d�l�ɒ����ɏ�������������邩�ǂ����e�X�g���邱�Ƃ��o� ��鑽�@�\�e�X�g�{�[�h�ł��BPCI-SIG®���PCI Express 2.1�K�i�̃R���v���C�A� ��X�e�X�g�p�W���c�[���Ƃ��ĔF�‚���Ă���c�[���ł��B |
�A�_�v�^�A�G�N�X�e���_ | �푪�蕨�ւ̃A�i���C�U��G�L�T�T�C�U��ڑ�����ۂɕ֗��Ȋe��A�_�v�^�A �G�N�X�e���_����葵���Ă��܂��B |
PCI Express ���[�g�R���v���b�N�X�ƃG���h�|�C���g�f�o�C�X�̂��̂̎� ���e�X�g�c�[���� einschränken��܂��B�����e�X�g�c�[����PCI-SIG �����肵 ��PCIe �d�l���ŋK�肵�Ă���͈͂ŁA�����N���C������уg�����U�N�V���� �̎������s�����Ƃ��ł��܂��B | |
BitTracer Option | ���W�b�N�f�B�X�v���C�E�I�v�V���� �Ή��]�����x�F16GT/s, 8GT/s, 5GT/s, 2.5GT/s �Ή����[�����Fx16(�ő�) PCI Express�v���g�R���A�i���C�USummit�V���[�Y�Ń��W�b�N�A�i���C�U� Ɠ��l�ȃg���t�B�b�N�̘_���\���A��͂��s���I�v�V�����@�\�ł ��B�g�p�ɂ�BitTracer���C�Z���X�I�v�V�����̑��Ƀv���g�R���A�i�� �C�U�{�̂��K�v�ł��B |
Telescan PE | PCI Express�R���t�B�M�����[�V�����X�y�[�X�E���[�h/���C�g��� [�e�B���e�B�\�t�g�E�F�A PCI Express�R���t�B�M�����[�V�����X�y�[�X�̓ǂo���A��������s��� \�t�g�E�F�A�c�[���ł��B Telescan PE�͖����Ń_�E�����[�h���Ďg�p��� 邱�Ƃ��ł��܂��B |
PXP-100B-Test |
Die Teledyne LeCroy PXP-100B-Testplattform bietet eine bequeme Möglichkeit zum Testen von PCIe-Karten mit einer eigenständigen tragbaren und mit Strom versorgten passiven Backplane. Das PXP-100B liefert die für beide getesteten Karten erforderliche Stromversorgung, und ein Interposer kann für die Verbindung mit einem Protokollanalysator verwendet werden. |
PCie 4.0-Testplattform | Die PCIe 4.0-Testplattform t ermöglicht es dem Summit Z416, als Host-Emulator zu fungieren und bietet eine Allzweck-Test-Backplane und einen Interposer zum Testen von Gen4-, Gen3-, Gen2- oder Gen1-Hosts und -Geräten. |
PCI Express �̊T�v
PCI Express (Peripheral Component Interconnect Express)�v���g�R����Microsoft, Dell, IBM, Intel, ���̑������o�[�ɂ����2002�N �ɍ��肳��܂����B �������̋K�i��3GIO �ƌĂ�A���PCI Express �Ɖ��ق��܂����B PCI Express �A�[�L�e�N�`����Stand der Technik �̃V���A���C���^�[�R�l�N�g�e �N�m���W�[���g���A�����v���Z�b�T�A�������T�u�V�X�e�� �W������Z�p�ł��B �ŏ��ɍ��肳�ꂽ�K�i�ł�0.8V�A2.5GT/s �ł̒ʐM���A�ŐV ��Gen3�ł�8GT/s �ł̒ʐM���������A����ɐV�����K�i�����������ł��傤� B ���̋K�i�����ʌي�����ۂ��A����10�N�̓v���g�R���A�V�O�i��� ��O�A�d�C�I�����ɂ����Ĕ��W���Ă����Ǝv���܂��B PCI Express �A�[�L� e�N�`����PCI �Z�p�ւ̓�����ی삵�X���[�Y�Ȕ��W�ƈڍs���ێ����܂��B ���̋Z�p�̓R���s���[�e�B���O�ƃR�~���j�P�[�V��������ɂ��� �ĕ��y���邱�Ƃ�ڎw��Chip-to-Chip, Board-to-Board�̃\�����[�V������PCI �Ɠ���� A�������͂���ȉ��̃R�X�g�Ŏ������܂��B PCI Express 2.0�ł͊e���[���̃A�b�v� X�g���[���A�_�E���X�g���[���̑o�����ɂ�����5GT/s ������� �500MB/s �̓]�����x���ւ�A�ő��16���[���ł�16GB/s�ł̒ʐM���”\�ł��BPCI Express 3.0 �̓]�����x��8GT/s �ł����A�G���R�[�h������ύX���邱�Ƃ�Gen2�Ɣ�r ����2�{�̓]������� �����������܂��B�Ȃ�PCI Express �Ȃ̂ł��傤��
PCI �o�X�͌Â��Z�p�ƂȂ��Ă��܂��܂����B �����������̃�������CPU�A �n�C�p�t�H�[�}���X�ȃO���t�B�b�N��M�K�r�b�g�l�b�g��� [�N�ȂǁA�L�ш��K�v�Ƃ���A�v���P�[�V�����͊J�����ꑱ���Ă���I /O �������{�g���l�b�N�ƂȂ��Ă��܂��Ă��܂����B PCI �͂����̍��� �A�v���P�[�V�����ɊȒP�ɑΉ����邱�Ƃ��ł��܂���B
PCI Express �͐V���ɊJ�����ꑱ���Ă����A�v���P�[�V�����ɑΉ����邱�Ƃ�ڎw�� �Ă��܂��B PC �̓����V�X�e����A�قȂ�@�\����� ����C���^�[�t� F�[�X�ō\�����ꂽ���j�b�g���A�`�b�v���x���œ�������悤�Ƀf �U�C���������܂��B
PCI Express �A�[�L�e�N�`���̓R���s���[�e�B���O��R�~���j�P�[�V� �������ɂ����đ��p�ȗp�r�ɗp�����邱�Ƃ�ڎw���v����Ă��܂��B �� �̐ڑ�������Chip-to-Chip�A�A�_�v�^�J�[�h�`�����T�|�[�g������ �A���傷��O���t�B�b�N�X�f�[�^�ɑΉ����fasst��B
- ���[�����ύX�ɂ��X�P�[���u���ȃp�t�H�[�}���X(x1, x2, x4, x8, x16)
- �ȓd�͐��̌���
- PCI �C���^�[�t�F�[�X�Ƃ�OS�A�h���C�o�̌����
- ���A���^�C���f�[�^�g���t�B�b�N�̃T�|�[�g
- Chip-zu-Chip ��Platine-zu-Platine �Ƃ������ڑ������̑��l��
�A�[�L�e�N�`��
PCI Express �̃����N�͒�d���̍����M���ō\������A�f�o�C�XA - B �ɂ��f� ��A���V���v���b�N�X�ڑ����܂��B �f�[�^��A - B �!o������ ���ɂ���肳��܂����A�A�b�v�X�g���[���ƃ_�E���X�g���[���ł̃ ��[�������قȂ�悤�Ȕ�Ώ̂Ƀ����N���`�����邱�Ƃ͂ł��܂���B
PCI-Express �����N
�����I�ȃR�l�N�^�i�ړ_�j
PCI Express �͑��l�Ȑڑ��������T�|�[�g���܂��B �Ⴆ�V�X�e���{�[�h�� �Chip-to-Chip �ڑ���PCI �ڑ��̂悤�ȃA�h�C���J�[�h������Board-to-Board �ڑ��A�� �o�C���@��̃h�b�L���O�X�e�[�V�����̂悤�ȃv���b�g�t�H�[�� �Ȃǂ��J������Ă��܂��B ���̏_��͊v�V�I�ȃf�U�C���ُo�����Ƃł��傤 �B
�Ȃ�PCI Express�̂��Ƀv���g�R���A�i���C�U���K�v�Ȃ̂�
PCI Express �A�i���C�U���g�p���邱�ƂŃ��[�U�[�̓v���g�R����g�����U �N�V���������o�I�ɑ����邱�Ƃ��“\�ɂȂ�܂��B ���̃_�C�A�O���� �̂悤�Ƀr�b�g�X�g���[������p�P�b�g���f�R�[�h���܂��B �p� P�b�g�̏W�܂���f�R�[�h���A�g�����U�N�V�������`�����܂� �B �g�����U�N�V�����͓�������A��ʂ̃g�����X�t�@�[�ƂȂ�܂��B PCI Express ��͂ɂ����Ă�0/1�̔g�`�ł͂Ȃ��A���������Ӗ��̂���p�P�b�g�Ƀf�R �[�h���ꂽ����p���邱�ƂŌ����I�ȊJ���Ɋ�^���邱�Ƃ��ł���ł��傤�B
�֘A���̃����N�F
- PCI-SIG(http://www.pcisig.com/home)
- Intel Developer Network für PCI Express (http://developer.intel.com/technology/pciexpress/devnet/)